En este sistema, se presenta una nueva clase de arquitectura h?brida AHt-MPSoC en la que los aceleradores de hardware se comparten entre los procesadores de forma que se reduce el coste del sistema y se aumenta el rendimiento. Se propone un novedoso esquema de memoria h?brida que se eval?a a trav?s de una extensa simulaci?n para mostrar mejoras significativas en el rendimiento. La arquitectura MPSoC heterog?nea asim?trica h?brida consiste en una c?lula de memoria est?tica de acceso aleatorio (SRAM) y una memoria din?mica de acceso aleatorio integrada (eDRAM) en asociaci?n con la metodolog?a del acelerador de hardware (HWA) compartido para determinar las tareas computacionales comunes entre las tareas concurrentes de la aplicaci?n. Los resultados experimentales muestran que el sistema h?brido AHt-MPSoC propuesto reduce el consumo de energ?a con respecto al sistema existente y sus compensaciones de ?rea/rendimiento se eval?an muy r?pidamente.