|
|

avaa valikko

Logic Synthesis and Verification Algorithms
70,80 €
Springer-Verlag New York Inc.
Sivumäärä: 564 sivua
Asu: Pehmeäkantinen kirja
Painos: 1996 ed.
Julkaisuvuosi: 2006, 10.02.2006 (lisätietoa)
Kieli: Englanti
This book blends mathematical foundations and algorithmic developments with circuit design issues. Each new technique is presented in the context of its application to design. Through the study of optimal two-level and multilevel combinational circuit design, the reader is introduced to basic concepts, such as Boolean algebras, local search, and algebraic factorization. Similarly, through the study of optimal sequential circuit design, the reader is introduced to graph algorithms, finite state systems, and language theory. Throughout the book, recurrent themes such as branch and bound, dynamic programming, and symbolic implicit enumeration are used to establish optimal design principles.

LISÄÄ OSTOSKORIIN
Tuotetta lisätty
ostoskoriin kpl
Siirry koriin
Tilaustuote

Tilaustuote

Tämän tuotteen tilaamme kustantajalta tai tukkurilta varastoomme. Saatavuusarvio on tuotekohtainen. Lähetämme toimitusvahvistuksen heti, kun tuote on toimitettu varastoltamme rahdinkuljettajalle.

Arvioimme, että tuote lähetetään meiltä noin 4-5 viikossa
Myymäläsaatavuus
Helsinki
Tapiola
Turku
Tampere
Logic Synthesis and Verification AlgorithmsSuurenna kuva
Näytä kaikki tuotetiedot
ISBN:
9780387310046
Kansikuva tuotteelle