Neste sistema, ? apresentada uma nova classe de arquitectura h?brida AHt-MPSoC em que os aceleradores de hardware s?o partilhados entre processadores de modo a reduzir o custo do sistema e aumentar o desempenho. Um novo esquema de mem?ria h?brida ? proposto por este esquema ? avaliado atrav?s de simula??o extensiva para mostrar melhorias significativas no desempenho. A arquitectura h?brida assim?trica heterog?nea MPSoC consiste numa mem?ria est?tica de acesso aleat?rio (SRAM) e uma c?lula integrada de mem?ria din?mica de acesso aleat?rio (eDRAM) em associa??o com uma metodologia partilhada de Acelerador de Hardware (HWA) para determinar as tarefas computacionais comuns entre as tarefas simult?neas de aplica??o. Um resultado experimental mostra que o consumo de energia do sistema h?brido AHt-MPSoC proposto foi reduzido a partir do sistema existente e as suas trocas de ?rea/desempenho foram avaliadas muito rapidamente.